STMicroelectronics a présenté les détails relatifs à sa plate-forme de conception CMOS réalisée en technologie 45 nm (0,045 micron).

Elle permettra aux concepteurs de développer des systèmes sur puce basse consommation de toute dernière génération, adaptés aux applications grand public portables et de communication cellulaire.

« Le procédé innovant avec option basse consommation comprend plusieurs tensions de seuil et permet de réduire de moitié la taille du silicium utilisée par les produits réalisés en 65 nm », explique la société, qui ajoute que le procédé améliore la vitesse jusqu’à 20%, réduit les courants de fuite de moitié en fonctionnement et de plusieurs ordres de grandeur en mode veille.

Cette nouvelle plate-forme de conception a été développée sur le site de STMicroelectronics à Crolles, près de Grenoble, et validée dans l’usine de fabrication de tranches de silicium 300 mm exploitée par l’Alliance Crolles2.

Source : Boursier.com du 13/06/2007 à 10h14